FMシリーズを語るスレ Part 15

1ナイコンさん (ワッチョイ 1eab-wCAF)2017/12/02(土) 16:21:07.55ID:OSesGIUx0
ワッチョイのスレッドになります。

FM-8 から始まり、FMR に至るまでの様々な名機について語りましょう。
対象機種: 8/7/NEW7/X/77/77AV/11/16/R

※スレが荒れる要因になりそうなコメントに対してはあぼ〜んを利用するなど、
 華麗にスルーして下さい。
※荒れる要因になるようなゲームの話も華麗にスルーして下さい。

■前スレ
FMシリーズを語るスレ Part 14
https://matsuri.5ch.net/test/read.cgi/i4004/1444215437/l50

TOWNSシリーズの話題については、専用スレでどうぞ
【富士通】FM TOWNS 18代目【FUJITSU】
https://matsuri.5ch.net/test/read.cgi/i4004/1492333258/l50
VIPQ2_EXTDAT: checked:vvvvv:1000:512:----: EXT was configured

92ナイコンさん (ワッチョイ 2b4a-T165)2018/05/24(木) 07:42:01.66ID:9Z1HmL7Z0
そうですねぇ。
FM-7側3.3kΩによる5Vプルアップ→MAX3128出力段の寄生ダイオード→3.3V CPLD VCCIO
という経路で電流が流れて、CPLDのVCCラインに4V以上の電圧が掛るというのは嫌ですねぇ…
もちろんラッチアップは論外ですが。
ま、VCCを見て3.3Vから異常に離れていなければ概ねOKなんじゃないかと。
それと、BusがHi-Z時、プルアップ抵抗に電流が流れていないかとか、その辺をチェックすれば
大丈夫ですかね・・・
3.3V作成にLDOのレギュレータなんか使ったりすると、配慮すべき点が増えたりするかもですが…

93ナイコンさん (ワッチョイ 2b4a-nI8o)2018/05/24(木) 17:51:38.96ID:DL0qAzN20
89です。
素人なので、MAX3000Aは5V OKで、とりあえずなんでも直結できて
楽でいいなと思ってました。いろいろ考えないといけないんですねえ。
電気電子はやっぱり難易度高いなあ。

94ナイコンさん (ワッチョイ 2b4a-T165)2018/05/24(木) 23:16:50.00ID:9Z1HmL7Z0
私自身MAX3000Aを使ったことが無いこと、それも5Vシステムで、その上プルアップ抵抗
のある入力へのI/Fということで、一般的なCMOSだと起こりうることを想定しているだけです。
波形観測や、VCCの電圧確認をして問題無さそうならただの杞憂です。
LS245への直結というだけなら特に何も考えなくても良さそうですが、3.3kΩで5Vにプル
アップされているので確認が必要かなと。

なお、MAX3000Aではデータシートにて5V系へのオープンドレインによるI/Fに触れている
ので、なんか変…という場合はオープンドレインで出力してみるというのも手だと思います。
プルアップ抵抗も付いていることですし。

LDOの件は…よくよく考えたら、それこそ杞憂っぽいです。忘れて下さい。

95ナイコンさん (ワッチョイ 13b5-ry/W)2018/05/28(月) 00:28:33.30ID:sqZAr6t/0
89です。
漢字ROMカードですが、その後ROMなどの配線をしたら動きました。
38マクロセルほどだったので、XC9572とかそのあたりでもじゅうぶん
入りそうです。
配線はかなりもりそば状態ですが、部品はほとんど載ってない
基板になりました。LDO・発信器・CPLD・ROMしか載ってない。

96ナイコンさん (ワッチョイ 7ab5-/vbK)2018/06/06(水) 00:04:02.45ID:hLt0FXDQ0
89です。
漢字romカードが動いたので、次は大石氏の公開されている
RGBI対応スキャンコンバータを組み立てました。
DWM2007/7付録基板を使った製作ですが、当時8冊も
買いこんで2枚しか使ってないのでいいかげん消費するかと。
組み立てると動くには動くんですが、ノイズがひどい状態。
これはどうするかちょっと考えないといけない。
とりあえず、ほぼそのままFM-V104(lattice xp2)に持ってきたけど
構成がほぼ同じなせいかノイズは同様な状態。
とりあえずちょっといじって赤プレーンのデータを偶数ラインに
白で表示。青プレーンのデータを奇数ラインに白で表示するモードをつけて
長年の8801へのコンプレックスを解消しました(笑)
擬似400ラインアダプタ掲載のOH!FMは紛失してるので仕様は
うろ覚えなんですが、これで合ってましたでしょうか?
また、OH!FMに掲載された3.0Lεやγで擬似400ラインへの
対応とか、改造記事はありましたでしょうか?
情報をいただけるとうれしいです。

97ナイコンさん (ワッチョイ 0b4a-RuGj)2018/06/10(日) 19:01:26.69ID:T4KUrRCg0
おお、アクティブですね。
大石氏とはMZ系の方で色々やられている方ですかね?
で、氏が公開されたスキャンコンバーターでノイズが出ていると…見てみたらPCとは非同期なクロックで
オーバーサンプリングするっていうやつでしょうか?
そりゃ、ドットクロックにPLL掛けなければそうなるような…PLL使わないっていう発想が逆に新鮮というか…

私もこの間77AVを手に入れたので似たような事をしたいなぁと思ってはいますが、使えそうなFPGAボードが
ポーランド製?とか…ちょっと躊躇してます…

98ナイコンさん (ワッチョイ 13b5-WJFQ)2018/06/10(日) 23:51:31.73ID:WcosOkeA0
89です。
レスありがとうございます。
やっぱり必ず0/1が確定しているタイミングでのサンプリングができるようにする
仕組みがないと厳しいですよね。
大石氏のコンバータのやりかたでもFMで使用されている16.128MHzが入っていれば
位相の調整くらいでわりといけるんじゃないかという気がするんで実験してみたいのですが
16.128って今ではわりと珍しい周波数ですよね。どうしたものか。
FPGAは、以前はPCネットのジャンク基板にFPGAが載ったものがわりと入手できたのですが
今後はどうすべきか・・・

99ナイコンさん (ワッチョイ 0b4a-RuGj)2018/06/11(月) 22:10:55.96ID:AisJIDaa0
>>98
ああ、そうか、RS-232Cで使われている「調歩同期式」ってやつでサンプリングすれば
なんとかなるのか・・・
スタートビットの代わりに水平同期信号を一番ど真ん中でサンプリングできている位相の
クロックはどれか、毎Hごとに判定して、その水平走査期間はその位相でずっと行く。
このやり方で破綻しないためには一水平走査期間中、最後まで正しくドットをサンプリング
出来る必要があるから、許容されるクロック周期の誤差範囲は…
1/16.128MHz /1024(一水平走査クロック数) = ±60.55ps か、周波数にすると
16.112MHz 〜 16.143MHz の範囲であれば破綻せずに完走できる可能性がありますね。
実際にはクロックモジュールの周波数のバラつき、温度によるドリフト、電源電圧変動に
よる変動等があるのでもう少し狭まるでしょうけど。

各H毎にクロック位相が動く→水平同期や映像期間も動く … これがモニター側でどう
処理されるか、やってみないことには判りませんが…
ただ、個人的にはあまり楽しそうに思えませんねぇ…やるならやはりPLLを掛けたいところ
です。

ちなみに、16.128MHzは日立のMB-S1も一緒です。

100ナイコンさん (ワッチョイ 0b4a-RuGj)2018/06/11(月) 22:26:31.08ID:AisJIDaa0
ああ、また計算が甘くなってた…
1/16.128MHz / 1024 /2 としないといけなかった…水平走査期間の先頭ではドットの
中央でサンプリングしていると仮定しないといけないから、水平走査期間の終わりまで
隣のドットを叩かずに済むためには送り側のドット周期の半分が許容される誤差範囲だ…
なので、周期の誤差範囲は ±30.275ps 、周波数範囲は
16.120MHz 〜 16.135MHz というところでしょうか。

101ナイコンさん (ワッチョイ 13b5-WJFQ)2018/06/11(月) 23:33:55.16ID:hn5945GK0
89です。
レスありがとうございます。
hsync間でpllをかけるとよさそうな感じはなんとなくするんですが、
実現するのに入手性がよさそうなチップとか、fpgaで実現するための
アプリケーションノートとかよさそうなのありますでしょうか?
ほんとに素人なのでヒントとかいただけるとすごくうれしいです。

102ナイコンさん (ワッチョイ 0b4a-RuGj)2018/06/12(火) 22:08:34.41ID:pixYLGWQ0
うう〜ん、難しいですねぇ…そういう技術は10年以上前にICの中に取り込まれましたので、
そういうアプリケーションノートの類もあまり無いかも…
そういう回路ブロックを集積したものが、例えばこんなICですが
旭化成マイクロ AKM5406 https://www.akm.com/akm/jp/file/datasheet/AK5406XQXP.pdf
汎用のスキャンコンバーターを作りたかったら使い勝手の良さそうなICですが、これも随分前に
ディスコンです。今ではもっと大規模な表示コントローラーに内蔵され、ワンチップ化されていますね。
そうでなければ液晶TVの基板が15cm角の1枚に収まることはないですし。

基本的には自前でH/Vの信号タイミングを作成し、Vに関しては入力されたV-Syncでリセット
して同期させ、Hに関しては、おっしゃる通りH-Syncを位相比較する形のPLLで同期させます。

ですが…今回の場合は送り側のコンピュータからドットクロックを取り出すことが出来ますので、
FPGAだけで対応可能な気がしてきました。
方法としてはFM-7から16.128MHzを引っ張り出し、これをFPGAに入力して倍速スキャン用の
32.256MHzをPLLで作成し、水平方向のタイミング合わせはH-Syncによるリセットで対応する
形が取れますね。
この際、Lattice XP2であればPLLに入力するmin周波数が10MHzですので対応可能と思われ
ます。Xilinx Spartan3ではmin 18MHzなので残念ながらNGです。

103ナイコンさん (ササクッテロラ Spdd-bSJo)2018/06/12(火) 22:08:41.02ID:NbyY+XZSp
>>64
I/Oにサブメモリ拡張っていう記事が載ったことあった。中身は覚えてない。

104ナイコンさん (ワッチョイ be4a-GHDh)2018/06/16(土) 18:56:25.42ID:jcdxe+oO0
>>103
I/O 1984年6月号に載った記事ですね。
サブ側モニターROMが格納されている領域 $E000〜$FFFFをバンク切り替え出来るように
改造するという内容です。
この領域が一気に切り替わるのでNMIのベクタも切り替わるため、NMIベクタの設定・NMI
処理ルーチンの用意を真っ先にする必要があり、その間にNMIを食らうと暴走という代物ですね。

バンク切り替えするプログラムは例によって $C000〜$CFFFのコンソールバッファあたりに転送
しておく必要があり、以後はそのプログラムがメインとの通信・バンク切り替え領域へのプログラム・
データ転送を担う必要があります。
また切り替えられるバンク領域内にROMを置けば自前の定番プログラムをメインからの転送無しで
実行することも可能です。
が、やはり問題はこの拡張を前提としたプログラムはすべて自前で用意しなければならない点で
しょうね…

105ナイコンさん (ワッチョイ 2edb-2ITt)2018/06/16(土) 20:11:12.23ID:kSsTdzTK0
この時代にフルスペックで動くMMRがあればこんなややこしい事をしなくても・・・

106ナイコンさん (ワッチョイ 42b5-KYAj)2018/06/17(日) 02:03:21.85ID:zFEdayD80
MMRといえば、77系のMMRはもれなく遅いの?
また、77系のMMRは11系のMMRと比べてなぜ遅くなってるの?
回路図から読み取る能力がないので、どのあたりがポイントか
教えていただけるとよろこびます。

107ナイコンさん (ワッチョイ 4145-pqPE)2018/06/19(火) 17:12:21.12ID:t4xHPkAd0
>>102
FM77AVでも12bit色だし、ブロックメモリを16bit幅で2ライン分確保すれば
1ライン読み込みながら2ライン出力するのは余裕を持って行えそう。
個人で遊ぶ分にはSpartan3でも実力値で動いてくれるかも?
(設定上は18MHzということにして実際は16.128MHzを供給する)

108ナイコンさん (ワッチョイ 42b5-KYAj)2018/06/19(火) 21:20:33.66ID:7ygeJri10
>>107
77AVだと高速ADCを用意してちゃんと動かさないといけないので
急にハードルが上がる気がします。

109ナイコンさん (ワッチョイ be4a-GHDh)2018/06/20(水) 05:57:58.40ID:aWgB8DmK0
>>108
最近77AVを入手しましたので、そういったことをちょっと検討してみました。
汎用性があるのは何といっても21pinコネクタへの接続ですが、ご指摘の通り、
A/D(それとモニターへの出力用にD/Aも)及びPLLがFPGAの外部に必要で、
まぁそこそこ回路設計をしないといけなくなります。
>>102で挙げた様なICが使えれば後はマイコンと抱き合わせでどうにかなり
ますが入手性がよろしくありません…ebayで調達ってところまで間口を広げ
れば大抵のものが入手できますが…
少なくとも秋月で映像用に使えるA/Dは入手できないみたいなのでお手軽
とは言い難いです…
昔はHA19211やMB40568なんかがうまくすれば店頭にあったので油断して
いましたが、メーカーだけではなく、店頭でも今や絶滅種となりました。

そこでです、>>102ではクロックをPC側から取るという個別PC対応に踏みこみ
ますので、映像データもD/Aの足から、同期信号もゲートアレイの足から取って
くるという強硬策を用いればFPGAにお手軽に突っ込むことが出来るようになり
ます。
…ただ、320x200ドットモードの際にドットクロックが8.064MHzになっていると
FPGAのPLL的には面倒ですが…
D/Aに関してはSpartan3AスターターキットやDE0-CVなどが抵抗ラダー方式で
各色4bitの映像出力回路を構成していますので、それを丸々頂けばOKです。

…いいFPGAボードがポーランド製であるんですけどねぇ…レトロPCに組み
込んじゃってもあまり惜しくない値段で…がしかし…どうにも面倒で腰を上げ
るまでまだ時間がかかりそうです…

110ナイコンさん (ワッチョイ 4145-pqPE)2018/06/20(水) 09:49:35.81ID:ABHxMOp50
LVDSやTMDSで出力すればDACは不要かなーと考えてましたがアナログ出力が
不朽の人気を誇っていて嫉妬してしまいそう。

111ナイコンさん (ワッチョイ be4a-Hvr/)2018/06/20(水) 20:02:53.36ID:WHCnkluD0
DACは抵抗でわりとそれらしく映るので悩みが少ないけど、
ADCをきっちり動かすのはしんどそうです。
ドットクロックを取得するために内蔵型にするのなら102の人の
いわれる通りDACの入力側からデータを取るというのは
確かによさそうです。

112ナイコンさん (ワッチョイ ff4a-dZjq)2018/06/21(木) 20:47:37.97ID:WnDn7p680
秋月で映像用に使えそうなA/Dが無いと言いきっておきながら、本当にそうか?と見にいったら…
いや、実はありました orz 失礼。
前回の書き込みでも判る通り、映像用A/Dとしてシングルエンド入力のものばかり使っていたので、
差動入力タイプのA/Dを最初から除外していました。

8bit ADコンバータ AD9283BRS−80
ttp://akizukidenshi.com/catalog/g/gI-01526/

これなどは映像用に充分行けます、レトロPCにはオーバースペックですが。
で、お手軽に行きたい向きにはA/D用差動ドライバは?となりますが、残念ながら秋月には無いです。
店舗が健在なら歩いて1分のところで入手できたのですが、鈴商にあります。

AD8138ARM ttp://suzushoweb.shop-pro.jp/?pid=100916040

1chあたり合わせて700円になりますが…

D/Aについては、秋月に便利な物がありますね

Pmod VGA
ttp://akizukidenshi.com/catalog/g/gM-12386/

私の様に基板を起こせない(もとい、起こさない?)人にはありがたい便利グッズです。

>>110
やっちゃいます?TMDS…まぁそれなりにアプリケーションノート類や作例もあるので、やればできる
と思います。
私の場合やったことが無いので、それをさも実績ありといった風に他人に勧めるのは気が引けたもので… 👀
Rock54: Caution(BBR-MD5:fc5433912aa55592f73f2dda4d43bdf8)

113ナイコンさん (ワッチョイ ff4a-dZjq)2018/06/21(木) 21:48:31.40ID:WnDn7p680
>>106
私なんぞがグダグダ言うより、どんな具合になっているのかははせりん氏のページを見てもらう
のが早いでしょう。
「番外編その3:6809用MMU(Memory Management Unit)考察(by はせりん)」
というページがあるのでググって下さい(前回のレスで警告が出たのでリンクはご勘弁を)

ご存じの通り、77系でもAV20/40EX以降はノーウェイトとなりました。当時の広告にはこうあります
「●メインCPUの動作クロックを25%アップ(AV40/AV20比)
回路のLSI化によりMMR使用時の処理スピードアップを実現しました」

…ここからてっきり、メモリマッパー用のSRAMをエンベデッドアレイに取り込んでワンチップ化し
高速化したのだと思ったのですが…はせりん氏のページを見ると最初から最後まで高速SRAMを
使ってディスクリートで構成したようですね。しかも、使用しているSRAMはFM-11から最終のAV40SX
まで同一のものです。さらに言えば、FM-11とFM-77では使用するメインメモリも同一のDRAM…
これはさすがに意味不明です。

114ナイコンさん (ワッチョイ ff4a-dZjq)2018/06/21(木) 21:49:00.28ID:WnDn7p680
仕方ないのでFM-11の回路図とFM-77の回路図を見比べましたが…MMR周辺については、使用
しているTTLがSかLSかの違いかしか無いようですね。あとはRAS,CAS等を作成する回路もFM-11
の方が少しシンプルで、構成しているTTLがSかLSかの違いくらいです。
ちなみに、FM-11のMMRのディレイはmax 70.5ns/テキストウィンドウ max 37.5nsで、対するFM-77
では MMR 81ns/テキストウィンドウ 59ns で、これらは排他利用ですからMMR側の遅延を考慮して
設計すればいいことになります。
FM-11側のタイミングチャートを引いてみましたが…う〜ん、MMRの構成にLS-TTLを用いても、特に
問題は起きないような…
FM-77ではDRAM周りのタイミング発生回路にゲートアレイを用いていることや、ディレイラインの遅延量
を回路図に記載していないことからタイミングチャートを引くことができませんでしたが、FM-11同等の
タイミングで動かしているなら、やはりMMR使用時にタイミングが問題になるとは思えません・・・
なぜ8MHzで1ウェイト入れる必要が生じたのか…残念ながら解明できずに終わりました…

ただ、FM-11のDRAM周りのタイミングは結構アグレッシブです…非同期DRAM制御で魑魅魍魎が跋扈
する姿を垣間見ました…昔、先輩が触らせてくれなかった理由が少し見えた気がします。

115ナイコンさん (ワッチョイ ff12-MlRx)2018/06/22(金) 09:59:01.32ID:Au2v98NH0
意外と部品のばらつきとか電源の微妙な不安定さとかがあって
なんか上手くいかないからウエイト入れてしまえ、で発売して
そのまますっかり忘れていてEXの時に思い出しただけだったりして

116ナイコンさん (ワッチョイ fe4a-0xBY)2018/06/30(土) 01:34:40.73ID:H3WV4GAi0
FM-7に使われているディレイライン、FM-11の回路図と見比べてみるとピンコネが同一のようなので、
もしやディレイ量も同じもの?と思ってタイミングチャートを引いてみたところ、非常にリーズナブルな
タイミングになります。どうやら1タップ20nsで最大200nsのディレイラインと思って大丈夫そうです。
そこで、さらに試しにMMRに相当するディレイをアドレスラインに加えると…それでも別に問題無さ
そうなんですよねぇ…

MMR/テキストウィンドウを経由してDRAMにアクセスする場合、実はアドレス変換終了を待たずに
DRAMへ/RASを出すことが可能なのです。
というのも、MPUが出力したA15〜A0の内、MMRで変更されるのはA12から上位、テキストウィンドウ
ではA8から上位のアドレスラインのみで、それよりも下位は変更を受けません。それならば、最初に
供給しなければならないRowアドレスとして下位8bitである A7〜A0を使えばいいんじゃないの?
という発想が浮かび、現にFM-11のDRAM制御はそうなっています。
(MPUからのアクセスは1ワードのランダムアクセスのみ。バースト?何それ?おいしいの?という時代
ならではの発想です)
時間のかかるアドレス変換の結果であるA15〜A8の部分はColumnアドレスとして与えればいいので、
/CASがアサートされるまでの時間で変換が済んでいれば良いことになります。
/RASから/CASまでの時間差設定はFM-11で120ns、FM-7では100nsとなっており、これだけあれば
アドレス変換のタイミング的余裕は充分です。

なので、なぜFM-77でウェイトを入れなければならなかったのか、益々迷宮入りのセンが濃厚に…
ただ、AV以降はMMRの先にSUBシステムが居たりとか、そのせいでウェイトを入れたくなる気持ちは
判らないでもありません。

117ナイコンさん (ワッチョイ fe4a-0xBY)2018/06/30(土) 02:04:55.39ID:H3WV4GAi0
>>115
FM-11のタイミングは非常に微妙で、MPUからのtpdがMAX120nsとか110nsに対して
タイミングの余裕が数nsしか無いところ(具体的にはDRAMに与えるRowアドレスの
tsuとライトデータのtsuです)があったり、/CASのネゲートから/RASのアサートまで
数nsしかなかったり…
こんな設計で数万台作ったら、担当者は胃の痛い想いをすることだろうと想像しますね。
真夏の那覇でエアコンの無い部屋で暴走したとか、真冬の旭川で朝一起動しないとか…

大体ディレイラインのデータシートが見つからないんですよ。富士通内製なんですかねぇ?
他のメーカーのディレイラインのデータシートを見ると、遅延量のバラつきは大体±5%
程度なので、これもそう見てよさげ?とは思うのですが、温特が結構バラバラ…
あるメーカーでは 50ppm/℃〜200ppm/℃と謳っているものの、他のメーカーでは
550ppm/℃というところもありで、どうにもこうにも…

そうそう、電源も大事ですよね。
CMOSの非同期SRAMなんかのアクセスタイムをシンクロで見ながら、電源電圧を
微妙に動かしていくと面白い程ひょいひょい動くことが判るものです。
SRAMみたいにtpdの大きなICの電源が動くと、出力の遅延は恐ろしい程動きます
ので、68B09のようなアドレスのtpdが120nsもあるデバイスの電源電圧がバラつく
事態はあまり考えたくないですね。
…NMOSはそんなこと無いよ、というのであれば単なる杞憂でしかありませんが…
NMOSのそういう挙動は確認したことが無いので何とも言い難く…

118ナイコンさん (ワッチョイ 02b5-9LGD)2018/06/30(土) 22:26:37.83ID:jaUhDXnr0
MMRについて詳細な調査をしていただいたようで、理解できてないですが
かなりタイトな設計だという雰囲気は伝わってきました。
回路図からそこまで読み込めるのはさすがです。本職の人ですよね?
スキャンコンバータ/400ラインアダプタがある程度形になったら、次はFM-7の
メインメモリのD-RAMを丸々すててS-RAMにのせかえてCPLD/FPGAで
MMRを実現してOS-9 L2を動かしたいなあ。

119ナイコンさん (ワッチョイ fe4a-0xBY)2018/07/01(日) 13:40:03.55ID:xlY+rgVJ0
MMR/テキストウィンドウはさほどタイトにはなりませんよ。FM-7のタイミングで
普通に組みこめますから。
無駄にタイトなのはFM-11のメインDRAMのタイミングですが、これは68B09に
とってということで、恐らく、Z80や8088ではそうする意味がどこかにあるので
しょう。そいつらは触りたくないのでタイミングとか見る気が全然起きませんw

FPGAでMMRするなら内蔵RAMブロックでイケますね。77同等で64バイトしか
使いませんから。11同等でも256バイトです。何なら分散RAMでもOKなレベル
ですね。
それよりOS-9L2を動かす方の労力に恐れおののきますw

120Artane. ◆1o3c8RYIzjU0 (ワッチョイ 463d-9A/v)2018/07/02(月) 02:06:54.02ID:c25/u/vz0
いまさらスレを見つけたので、亀レスします。
>>98
精度というか安定性がわからないですが、プログラマブル発振器で出来ると思いますよ。
秋月やストロベリーリナックスで基板実装したの売ってますよ。
http://akizukidenshi.com/catalog/g/gK-10679/
クリスタル周りをTCXOにするとかバッファつけるとか必要でしょうけど。
シーケンサ側はむちゃくちゃ安いPICやAVRでなんとかなるでしょうし(I2Cがあれば)

121Artane. ◆1o3c8RYIzjU0 (ワッチョイ 463d-9A/v)2018/07/02(月) 02:19:24.42ID:c25/u/vz0
>>116
確か当時はDRAMは富士通製のが使われていたと思いますが、品質のばらつきが結構あって、
外向けに出すのより許容誤差を多めに見積もっていたのではないですかね。
つまり、外向けに売るなり、別の高価なシステムに使うなり出来るような品質の高いラインからギリギリ外れてるロットのDRAMを組み込む事があるかも知れないのを想定していたのではないと思います。

122ナイコンさん (ワッチョイ 02b5-9LGD)2018/07/02(月) 06:52:54.82ID:irXMbA2i0
>>120
レスありがとうございます。
16.128MHzの水晶なんてもう普通には転がっていないようなので、
DDSなプログラマブル発信器で店頭で入手できるのはないかと
ひとしきり調べた結果、XilinxのFPGAではDDS IPがフリーらしい
ことに気づきました。Xilinxの環境は古いパラレルポートの環境しか
もってないのでできるだけLatticeでいきたかったのですが、
Xilinxで試してみようかなというところです。
(通販すると死んでしまう心の病にかかってます)

123ナイコンさん (ワッチョイ fe4a-0xBY)2018/07/03(火) 00:51:08.43ID:BLF547jH0
>>121
いやいや、それは無いと思うけど。
仕方ないので、34年の時を越えて、設計者の意図を「忖度」しつつ、FM-77の
ゲートアレイの動作を推定してタイミングチャートを引こうとしたら…
あっさり犯人を見つけました。
全回路図のメモリ・デコードと銘打たれたページにある、M30 LS00の出力、
それがDRAMの/RASの生成に使われています。これはいけません。

A7-A0   不定 × 確定
A17-A8   不定   (tMMR) × 確定

/RAS           ↓
/CAS                   ↓
RAMADR  不定  × A7-A0 × A15-A8 

DRAM制御回路へアドレスが渡される様子と、それをマルチプレクスしたところと
制御信号の出力される様子を模式的に表すと上のようになり、>>116で書いた
ように RowアドレスとしてA7-0を選択し/RASをアサート、Columnアドレスとして
A15-8を選択し/CASをアサートすれば、FM-7のタイミングを何ら変更することなく
MMR/テキストウィンドウを搭載出来るんですよ。
FM-77でもアドレスマルチプレクサまでは恐らくその通りに作ってあるのですが、
/RASの作成にA17とA16を用いています。これはダメです。
上の図では/RASはA17-8が確定するタイミングにお構いなくA7-0の確定に合
わせてアサートしていますが、A17,16が確定するのは上の図で言うとColumn
アドレスに切り替わる少し前のタイミングです。これでは/RAS,/CASのアサート
をアドレス変換終了後に合わせて後ずれせざるを得なくなります。
このためにウェイトが必要になったのです。

124ナイコンさん (ワッチョイ fe4a-0xBY)2018/07/03(火) 00:58:16.13ID:BLF547jH0
一方FM-11では/RASはEとQのORからだけで作成され、上の図の/RASのタイミングで
問答無用でアサートされ、全バンクへと分配されます。
(メインメモリは64kDRAMで構成された64KBのバンクがいくつか並ぶ構成になっているため)
その後、A16より上が確定した段階でデコードし、目的のRAMバンクへと接続される/CAS
ラインだけをアサートすれば目的のバンクを選択することができます。
選択されなかったバンクのDRAMはRASオンリリフレッシュをされたことになり、問題には
なりません。まぁ選択されなかったバンクにとっては、毎メモリサイクル(500ns周期)の
過度なリフレッシュ頻度となり、無駄な電流を流し、余計な発熱は招きますがノーウェイト
で動作します。
ちなみに、この無駄なリフレッシュは本当に無駄で、DRAMのリフレッシュは規定時間内に
全Rowアドレスに対して行わなければならないことになっていますが、この場合MPUから
出力されたランダムなアドレスに対して結果的に行っているだけですので、別途リフレッ
シュサイクルを挿入して、システムとしてDRAMのリフレッシュ要求を満たさないといけなく
なります。

あの時代、ウェイトを入れてまでエコに目覚めるような風潮は無かったと記憶しています
ので、どちらかというと、FM-11の設計を知らない人が担当しちゃった悲劇だったんじゃ
ないかと…
それか、余計な電流も流せない程電源のコストをケチったとか…
64KBあたり、5Vラインで650mA程度ですけどね…

125ナイコンさん (ワッチョイ fe4a-PNnE)2018/07/03(火) 12:20:05.35ID:gkaipsi60
うーん、あまりといえばあまりなことが30年の時をこえて
わかってしまいましたね。けどそれを読み取れる人は
いたのかもしれないけど解説までしてもらえることは
今までそんな機会がなかったので感激です。

126ナイコンさん (ワッチョイ 7fab-tjlK)2018/07/05(木) 22:56:21.39ID:BuEcKF/f0
FT245RLを使ったFM-7用パラレルデータ転送ハードの製作の件で

やっと昨日今日で何とか動くようになりました。試作基板も作りました
PSG基板でテストしてた時から動くには動いてましてけど試作基板での
誤動作を回避できずに試行錯誤しました。PSG基板でも誤動作はあった
かも知れません。この回路でFT245RLはUSB電源の利用はNGかも知れません。

関心のある方は本名のブログを見てください。更にリンク先に回路図あり。
https://blogs.yahoo.co.jp/shuji_akita2001/35321851.html

この回路図用のFM-7側の読み込みテストプログラムを投稿します。
読み込みテストプログラムを多少変更すれば書き込みプログラムもできます。
現状でお使いのパソコン用のシリアル通信プログラムはネットを探せばあります。
なおFM-7の電源が古いと安定した動作は期待できません。

127ナイコンさん (ワッチョイ 7fab-tjlK)2018/07/05(木) 23:04:35.76ID:BuEcKF/f0
<読み込みプログラム>
ADDR 16進データ アセンブラ(ニーモニック)
なおディス汗は自分がしてますので間違いの可能性もあり。
5006 70 (コールする前に任意の試行回数を設定すること)
↓読み込みエントリアドレス
5010 8E 5100 LDX #$5100
5013 C6 40 LDB #40
5015 B6 FD0C LDA $FDFC
5018 84 40 ANDA #40
501A 27 0A BEQ $5026
501C 7A 5006 DEC $5006(試行回数を設定して1を引いてる 、因みに16進数で70に設定)
501F 2B 1A BMI $503B
5021 20 F2 BRA $5015
5023 39 RTS
5024 12 NOP
5025 12 NOP
5026 F7 FDFD STB $FDFD
5029 B6 FDFE LDA $FDFE
502C A7 80 STA 、X+
502E BF 5004 STX $5004
5031 8C 5200 CMPX #$5200
5034 2C 05 BGE $503B
5036 7F FDFD CLR $FDFD
5039 20 DA BRA $5015
503B 7F FDFD CLR $FDFD
503F 39 RTS

128ナイコンさん (ワッチョイ 7fab-tjlK)2018/07/05(木) 23:14:53.91ID:BuEcKF/f0
×)5015 B6 FD0C LDA $FDFC
○)5015 B6 FDFC LDA $FDFC

129ナイコンさん (ワッチョイ 7fab-tjlK)2018/07/05(木) 23:42:17.37ID:BuEcKF/f0
よく見たら回路図も変更が反映してない古いものでした。
当初はデータビット1、2を使う予定がIC3およびIC7と32ピンまでの距離が長く
距離が短くなるのではと期待してデータビット7、8を使うことにしました。
修正した回路図も近々どこかにアップロードします。

130ナイコンさん (ワッチョイ 7fab-Oy5F)2018/07/07(土) 20:15:00.96ID:Z6WYUvaZ0
近々、回路図を変更しますので公開した回路図用のコードを書き残すことにしました。
<修正部分>
5010 8E 5100 LDX #$5100(受信バーファのデータを格納するアドレスの先頭、変更可)
5013 C6 01 LDB #01 (受信バーファにデータがある時の74LS74へのコマンド用)
5015 B6 FDFC LDA $FDFC (受信バーファにデータがあるかの検査のために先ずはREAD)
5018 84 01 ANDA #01 (検査)

131ナイコンさん (ワッチョイ eab5-ymUA)2018/07/15(日) 23:13:33.16ID:YRyZmsTh0
無線とか全然わからないのだけど、フリマに出てくる部品や機材目当てで
ハムフェアに行ってきた。今年はなんとSPCが入手できたのでこれはもうSCSIカードを
作らざるを得ない。

132ナイコンさん (ワッチョイ b64a-3h24)2018/07/16(月) 19:59:00.29ID:vIVEOtZ90
いいっすなぁ、アクティブで。
今はオークションで落札がせいぜいだな…そのバイタリティが羨ましい

133ナイコンさん (ワッチョイ 3d45-6Weo)2018/07/17(火) 09:12:37.09ID:In6n9mM40
>>131
ハムフェアは来月ですよ!関ハムでしょうか。
友達が出店するんで手伝いに行きましたが
炎天下で外の露店は暑くて大変でした。

134ナイコンさん (ワッチョイ b64a-4mzJ)2018/07/17(火) 12:44:09.57ID:JeoL4M7+0
>>133
漠然とハムフェアと言ってしまってました。失礼しました。
行ったのは関ハムでした。両日行ったのですが、
とんでもない暑さでした。

135ナイコンさん (ワッチョイ a5eb-M2pr)2018/07/17(火) 20:00:38.95ID:NKi8HdRE0
>>131
SPCって何ぞ?

136ナイコンさん (ワッチョイ eab5-ymUA)2018/07/17(火) 21:40:18.90ID:5Cjw9DRT0
>>135
入手したSPC(scsi protocol controller)はMB89352Pで
アドレスデコーダプラスアルファ程度でSCSIカードが作れる
魔法のチップです。
このチップがあればSCSIカードを漢字ROMとたいして変わらない
レベルの部品の少なさで作れます。最近はせりんさんが
ツイッターにあげられているSCSIカードの写真の
部品の少ないこと少ないこと

137ナイコンさん (ワッチョイ a5eb-M2pr)2018/07/17(火) 23:26:24.57ID:NKi8HdRE0
有難う御座います。そんなものがあったとは。

私はFM77AVの次がいきなりMacだったんで、SCSIといえばMacしか思い浮かばず・・・。
IDEより割高だし、リンゴマーク付いてないとブートしないとか、そもそも2.5inchのSCSI HDDは選択肢が無いとか、良い思い出が無いんですよ。
悔しいので捨てずに保存してますが、今も動くんだろうか。

138ナイコンさん (ワッチョイ 66db-OdlC)2018/07/18(水) 11:45:27.26ID:BtY3Eply0
>>137
それはSystem6以前のよほど古いMacだったんではなかろうか。
System7以降なら社外品HDDもどんと来いで
意図的にSCSI機器をマウントするソフトも枚挙にいとまがなかった。

139ナイコンさん (ワッチョイ a5eb-M2pr)2018/07/18(水) 20:03:12.13ID:aXXY6saz0
制限が緩くなったのは7.6辺りからですかね。
非純正フォーマッタもそこそこ高価で、財布に優しくなかった。仕方なくリソースエディタでいじったりとか、面倒だったな。

スレ違いなんでこの辺で。

140ナイコンさん (ワッチョイ 66db-OdlC)2018/07/18(水) 20:58:36.44ID:BtY3Eply0
現代なら内蔵SCSIコネクタに繋ぐSSDとかあって
ディスクアクセスに限って言えばひゅんひゅん動くMacが出来そうだ。

141ナイコンさん (ワイモマー MM52-2fra)2018/07/18(水) 21:46:56.55ID:xf8KQNqBM
Mac PlusをSSD化してるけどそんなに体感は変わらないよ。静かなのはいい
FMにもSCSIカード出てたけど使用感はどんなだったのかな

142ナイコンさん (ワッチョイ ffab-Lgzn)2018/07/21(土) 22:00:00.54ID:xZZw1aEy0
ジャンク品となってるのにこの価格の理由はFM音源狙いだね。
【希少レアPC・通電OK】富士通 FM-7/FUJITSU MICRO7【ジャンク品】
https://page.auctions.yahoo.co.jp/jp/auction/g280962778
現在価格 8,850円(税 0 円)

新着レスの表示
レスを投稿する